PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-200120

(43)Date of publication of application: 31.07.1998

(51)Int.CI.

H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/304

(21)Application number: 09-002717

(71)Applicant: SHARP CORP

(22)Date of filing: 10.01.1997 (72)Inventor: SHIBUYA TSUKASA


MOROSAWA NARIHIRO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To make a device strong against injection of hot electrons and reduce leakage current by providing the process where a surface irregularity of poly Si film is reduced with the polishing process after laser annealing.

SOLUTION: An amorphous Si film is formed by 100nm or less on an insulating substrate 1, then it is annealed to provide a poly Si film 2. Then, the poly Si film 2 crystallized by laser annealing is polished to flatten its surface. Here, the film thickness of the poly Si film is 30-50nm, while an average roughness of surface irregularity 1nm or b low. Then, the obtained poly Si film 2 is etched to form a desired island, with a poly Si film 2a, after polishing, formed. Thus, the electric field concentration on a poly Si surface is reduced by flattening the poly Si surface, making it strong against injection of hot electrons to a gate insulation film, so a leakage current is reduced for a TFT of high reliability.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Pat nt Offic

(18) 日本国体(1 b)

€ 獥 ধ 盐 华 噩 4 (22)

(11)特許出歐公開番号

特開平10-200120

(43)公開日 平成10年(1998)7月31日

| | | | | | | 金7月) |
|-------------|---------------|--------|--------|---------|------|-----------|
| | ch | | " | _ | | 70 |
| | 827G | | 3218 | 6 1 8 D | 6272 | 請求項の数3 01 |
| | 8 <i>1</i> /8 | 02/1 | 21/304 | 87/8 | | 连接 水糖水 |
| FI | HOIL 2 | 83 | 2 | R | | 长龍原鄉 |
| | | | ÷ | | | |
| 中品高 | | | | 321 | | |
| | 29/186 | 21/336 | 21/20 | 21/304 | | |
| (51) Int.C. | H01L | | | | | |


| (27) 五世(12) | 停配平 8-2717 | (71) 出國人 000005049 | 000005049 |
|-------------|-------------------|--------------------|---------------------|
| | | | シャーン株式会社 |
| (22) 出版日 | 平成9年(1997)1月10日 | | 大阪府大阪市阿倍野区長祖町22番22号 |
| | | (72) 発明者 | 校谷 町 |
| | | | 大阪府大阪市阿倍野区長松町22番22号 |
| | | | ナーブ株式会社内 |
| | | (72) 発明者 | 精択 成浩 |
| | | | 大阪府大阪市阿倍野区县池町22番22号 |
| | | | ナーブ株式会社内 |
| | | (74) 代理人 | 护理士 梅田 摩 |
| | | | |
| | | | - |
| | | | |
| | | | |

(54) [発明の名称] 半導体装置の製造方法

[24] [函数]

弾は扱面性が思いため、扱面研磨によって平坦性を向上 で優れたTFT特性とキャリア注入のない信頼性の優れ させ、平坦化したポリS 1 膜をチャンネルに用いること レーザーアリールによって知られるポリSi た半導体数置を得る。 (田里)

S 1 限を設面研酌処理することで、膜厚を30 nm~5 【解決爭段】 レーザーアニールによって得られたポリ 0 nmにし、ポリS1膜疫間の平均面組さ(R8)を1 nm以下にする。



特許鑑求の範囲】

的記絶像性基板上にアモルファスSi膜を100nm以 アネルとして用いる半導体装置の製造方法において、

f的アモルファスS1駁をレーザーアニールによって多 **結晶化してポリS1膜とする工程と、** トに形成する工程と、

的記ポリS1膜の表面凹凸を研磨処理により低減するエ **望を備えたことを特徴とする半導体装置の製造方法。**

(蔚水項2) 前紀装面凹凸を低減したボリS1膜の膜 早を30nm~50nmにしたことを特徴とする醇次項 | 記載の半尊体装置の製造方法。

【韓水項3】 前記表面凹凸を低減したポリS1膜装面 9平均面組さ(R B)を 1 n m以下にしたことを特徴と - る酸水項1または2記載の半導体装置の製造方法。

(発明の詳細な説明] 00011

۸.

(発明の属する技術分野) 本発明は半蕁体装置の製造方 **歩に関し、より詳細には低温プロセスで製造することの** できる絶縁ゲート型半導体装置の製造方法に関する。 0002

=

【従来の技術】近年、ディスプフィやイメージセンサ等 版を用いて、その大面積部分に薄膜トランジスタ(以下 **蛩されている。このガラス基板を使用する場合は、基板** こおいては、コストの低廉化を図るへく安価なガラス基 、FTと略す)を有する半導体装置を作製することが要 の軟化温度を考慮して600℃程度の低温プロセスが必

S:膜を用いた場合、そのTFTの製造時の熱処理温度 るためには、低温成膜が可能であるレーザーアニール法 【0003】例えば、TFTのチャネル半苺体励にポリ は約600℃以下である。この際、ポリS1膜を作製す が用いられている。 【0004】レーザーアニール法としては、例えば特公 平7-118443号公報に示されている。これは、非 1 限の極要面のみで吸収され、その後熱伝導によってア **晶質基板上に膜厚10nm~100nmのアモルファス** S 1 膜を形成した後、アモルファスS 1 膜表面において 吸収される波長100nm~400nmの短波長パルス レーザ光を照射して、そのレーザー光がアモルファスS モルファスSI膜の内部が溶けて再結晶化し、或いはア ニールされて結晶粒が大きくなることによりアモルファ スSI膜の多結晶化の熱処理を行うものである。

き、この低耐熱性基板上に形成したアモルファスSi膜 [0006] この方法によれば、アモルファスS1限の 極表面のみが瞬時に熱せられるため、基板への熱の影響 **め及びにくくなり、基板の変形を起こすことなく、アモ** ルファスS 1 膜を局部的に結晶化できるため、基板とし てガラス基板のような低耐熱性基板を用いることがで

の路融結晶化が可能となる。

3

【発明が解決しようとする謀題】しかしながら、上配方 の低下等を招く。また、これらの我面凹凸がゲート結構 関へのホットエレクトロン注入の原因となるため、君子 弦で作製されたポリS1膜は急選加熱による結晶化のた す。例えば、しきい値の変動、リーク観流の増加、耐圧 め殺団凹凸が大きくなり、TFT特性に悪影響を及ぼ の信頼性に対しても問題となる。

急速加熱による結晶化のため数面凹凸を平坦化する方法 [0007] 一方、上記方法で作製されたポリS1膜の が、特開平6-163588母公報に示されている。こ の方法は、始縁性基板上にポリS1膜を数μmの膜厚で 形成しておき、このポリS1膜の吸面の数十nmの凹凸 を、コロイダルシリカ等の研磨組を用いて、研磨布を回 転させて、ポリSI膜の表面を化学的機械的に親面研磨

して、殺面が平坦なポリSI膜を得るものである。

これによりTFT繋子を構成した場合、TFT特性が悪 【0008】しかしこの方法では、最初にポリS1顾左 数々mの段厚に形成しておき、化学的機械的研磨によっ て、最終的には接面が平坦なポリSi膜を数+nmの膜 **厚を形成している。このため、最初にポリS1膜を散α** mの膜厚に形成した際に、ポリSi膜の結晶状態が膜厚 方向に分布を生じることになる。よって、ポリS1膜の **製面を化学的機械的に鏡面研磨して、製面が平坦なポリ** Si膜を得たとしても、ポリSi膜の結晶状態が悪く、 くなってしまうという国邸があった。

方法及び表面凹凸の低減によりホットエレクトロンの注 入に対して強くした信頼性の優れた半尊体装置を得る製 【0009】本発明は、このような問題に鑑みなされた **扱面凹凸を低減して特性を向上させた半導体装置の製造** ものであり、フーザーアニールの後に中梱処理を行い、 造方法を提供することを目的としている。

=

【課題を解決するための手段】本発明の翻求項1配載の S 1 膜をチャネルとして用いる半導体被配の製造方法に おいて、前記絶縁性基板上にアモルファスS1限を10 をレーザーアニールによって多結晶化してポリS 1 膜と する工程と、前記ポリS1隣の表面凹凸を研磨処理によ 半導体装置の製造方法は、絶縁性基板上に形成したポリ 0 nm以下に形成する工程と、的配アモルファスSi [0.010]

【0011】本発明の請求項2記載の半尊体装置の製造 て、前記表面凹凸を低減したポリS1膜の膜厚を30n 方法は、 糖水項 1 記載の半導体装置の製造方法であっ り低減する工程を備えたことを特徴としている。

m~50 nmにしたことを特徴としている。

【0012】本発明の翻水項3記載の半導体被雪の製造 であって、前記我面凹凸を低減したポリS1膜数面の平 均面相さ(Ra)を1nm以下にしたことを特徴として 5法は、関求項1または2記載の半導体装置の製造方法

ネルとして用いる半導体装置の製造方法は、前記絶縁性 えているので、アモルファスS1膜を100nm以下に しやすく、さらに研磨により平均化したポリS1周をチ **私板上にアモルファスS1膜を100mm以下に形成す** リSI膜の牧面凹凸を研磨処理により低減する工程を備 8成することで、ソーサー結晶化の時の結晶粒の制御が **ャネルに用いることで、TFTのS係数を小さくするこ** た、ポリS1袋面の平均化によりポリS1袋面での配界 トロンの注入に対して強くなるため、リーク電流を低減 【0014】本発明の絶除性結板上にポリS1膜をチャ によって多結題化してポリS 1 殿とする工程と、 煎配ポ **集中を低減することで、ゲート絶録膜へのホットエレク** るエ阻と、前和アモルファスSIOをレーザーアニー/ とかでき、優れたTFT特性を得ることができる。ま 10013]以下、上記構成による作用を説明する。 し、個類性の優れたTFTを得ることができる。

【0015】また、前記投面凹凸を低減したポリS1膜 は、膜厚を30mm以上にすることにより、ソース領域 及びドレイン領域の低抵抗化が可能になり、膜厚を50 nm以下にすることにより、レーザーアニールによる優 れた結晶性を得ることができるので、ポリSI膜の関厚 は30nm~50nmにするのが好ましい。

【0018】また、前配扱面凹凸を低減したポリS1膜 さらに、ゲート町田の甲臼の際に、ボッS1 桜面での館 の注入を抑倒する効果が大きい。よって、TFTのON は、数面凹凸の平均面組さ(R8)を1mm以下にした ので、TFTのS保敷を着しく低減することができる。 界集中を抑制し、ゲート絶段膜へのホットエレクトロン **既圧を小さくでき、TFTのリークを防止することがて**

均一に結晶化することができ、さらに、ポリS 1 膜の表 面を研磨処理により膜厚を30mm~50mmにし、袋 FTの移動度を大きくすることができ、TFT特性を良 **殿を100nm以下に形成するので、レーザーアニール** によって、殷厚方向に対してもグレインサイズが大きく 研磨処理後のポリS1扱国の結晶状態も研磨前と同様に グレインサイズが大きく均一で優れており、よって、T 好にすることができる。さらにポリS1数面が平坦化さ るホットエレクトロンのゲート絶縁膜への注入を抑制す ることができる。よって、リーク配流の低減およびゲー ト絶段膜の耐圧の低下を抑制し、倍頼性の高いTFTを 【0017】また、絶縁性基板上に、アモルファスS i hているため、ポリS1数面での配界集中により発生す 陌凹凸の平均面組さ (Ra)を1nm以下にするので、 得ることがたなる。

リS1膜は、結晶状態に優れ、装面状態が平坦化されて [0018]また、絶縁性基板上に、ポリS1膜を膜厚 が30nm~50nmで形成し、街記ポリS1暦の数箇 凹凸の平均面組さ(Ra)を1ヵm以下にし、前配ポリ S1段をチャネルとして半導体被留を構成したので、ポ

いるため、衆子特性及び国領性に優れた半導体装置を得 ることができる。さらに、この半導体装置を適用した液 問辺駆動回路を構成するTFTの高性能化及び高集徴化 を図ることができ、ドライバモノリシック型の液晶投示 **闘扱示装置においては、画案スイッチング特性の向上、 设置においても商性能化することができる。** [発明の実施の形態] 以下、本発明の実施の形態につい C、図面を参照しながら説明する。

ある。また、以下の実施の形態ではTFTについて説明 とにより、ただ単にキャパシタのゲート絶縁膜として用 体としてのポリSi(多結晶S1) 膜を用いたTFTで 【0020】図1 (e) に本発明の実施の形態の一つた あるTFTの断面を示す。このTFTは、チャネル半芎 い得ることは明白である。さらに、ゲート絶縁膜直下に するが、後述するソース、ドレインの形成を行わないこ Vth等を調整するため適宜不純物を上記ポリS1膜に 導入することも可能である。

ト絶縁膜3か形成されている。このゲート絶縁膜3はF ス蝦城 6 及びドレイン領域 6 を有する研磨処理後のポリ SI膜28が島状に形成され、その上を覆うようにゲー 略極8が形成され、ゲート絶縁膜3及び個間絶縁膜7に 形成されたコンタクトホール部においてソース領域 6 及 【0021】絶縁性基板1上にチャネル領域2b、ソー ネル領域2bと対向するようにゲート電極4及びゲート 欧極4の陽極酸化膜5が形成され、その上を覆うように **団団絶縁膜7 が形成されている。この上には、引き出し** 原子を含むS10]膜からなっている。その上に、チャ びドレイン領域6と気気的に接続されている。

【0022】次に、本発明の実施の形態に係るTFTの 製造方法を図面に基づいて説明する。

より約300℃の基板温度でアモルファスSi膜(図示 は、約600℃の熱処理に耐え得るような歪み点温度の 高いガラスを用いて、この上にブラズマCVD (Che のアモルファスSi膜をエキシマレーザーにより基板温 でアニールしてポリS1膜2とした。ここで、原子間カ 顕微鏡(AFM)により、ポリSi膜2の表面凹凸の平 【0023】まず、図1 (a) に示すように、絶縁性基 mical Vapor Deposition)班 せず)を膜厚が50nm程度になるように成膜した。こ 度400℃、レーザーパワー約250mJ/cm³程度 板1上にポリS1膜2を形成する。この実施の形態で 均面粗さ(Ra)を測定すると5nm程度であった。

【0024】なお、絶縁性基板1上にアモルファスSi **真を形成する前に、基板からの不純物拡散の防止のため** タリング法あるいはプラズマCVD法により膜厚で約5 た、アモルファスS1膜の成膜方法は、プラズマCVD に、SiOi膜及びSiN膜のコーティング膜をスパッ 00nm程度を絶縁性基板1上に形成してもよい。ま

紙に覆らずLP (Low Pressure) CVD税

雰囲気中、800℃で固相成長により、多結晶化しても は、XC1、ArF、KrFのいずれのエキシマレーサ -を用いてもよい。また、レーザーアニールの前にN₃ たもよい。また、レーザーアニールに用いるレーザー

€

過水ベースのスラリと酸化セシウムのパッドを用いて2 で、ポリSi膜の膜厚は35nm程度であり、表面凹凸 【0025】次に、図1 (b) に示すように、レーザー アニールにより結晶化したポリSI膜2を、アンモニア を測定すると0.25mm程度であった。その後、得ら tたポリS1膜をエッチングにより所望の形にアイラン を原子間力顕微鏡(AFM)により平均面粗さ(RB) 分間の化学機械研磨を行い、表面を平坦化する。ここ ド化し、研磨処理後のポリS 1 膜2 a を形成した。

[0028]次に、図1 (c) に示すように、この研磨 00nmの厚みに成膜した。プラズマCVD法による成 **処理後のポリSi膜28上にゲート絶縁膜となるF原子** (0 C1Hs) 4) ガスとCF4ガスを用いたプラズマCV O法により、膜厚50mm~150mm程度、例えば1 n、CF(液量20sccm、RF/17ー200Wで行 F原子を含むSi0/膜3をTEOSガス(Tetra -Ethyl-Ortho-Silicate, Si を含むSi01膜3を成膜する。この実施の形態では、 関条件は、基板温度300℃、反応圧力1.0Tor r、TEOS資語5sccm、Ogg語200scc

ure)CVD法等を用いて成膜してもよい。また、T **成膜が可能であれば、リモートプラズマCVD法、LP** CVD法、AP (Atmospheric Press EOSガスの代わりに、SIH4ガスとO1ガスを用いて Si0) 膜を成膜してもよい。また、CF4ガスの代わり [0027] なお、F原子を含むS101膜3は、低温 こ下1等の下原子を含むガスを用いてもよい。

【0028】次に、図1 (d) に示すように、ケート絶 録膜3上にゲート電極4を形成する。この実施の形態で 图4は、Ta、Al、AlSi、AlTi、AlSc等 **ーニングしてゲート電極4を形成した。なお、ゲート電** は、ゲート絶繰膜3上に膜厚400mm程度のA1Ti **膜をスパッタリング法により成膜し、所留の形状にパタ** のA1を含む金属を用いることができる。

て、陽極酸化膜5を形成する。この実施の形態では、陽 函酸化膜5の膜厚は、50nm~500nm程度、例え 【0029】次に、ゲート電極4の表面を陽極酸化し ば200nmになるようにした。

【0030】続いて、ゲート電極4及び隔極酸化膜5を マスクとして、中暦処理後のポリS 1 類28に不純物元

素 (Nchの場合はリン、Pchの場合はポロン)を自 **己数合的にドーパングしてンース領域 6 及びドレイン際** 頃6を形成する。この奥施の形態では、不純物元素とし 0 K e V ~ 1 0 0 K e Vのエネルギーでイオンを注入し てリンを約1~5×10¹⁵1on/cm³の注入量、1 た。この不純物を、窒温でレーザーバワー 3 0 0 m J / cm¹程度の条件でレーザー活性化することにより、ソ **一ス飯域 B 及びドレイン鎧域 B を形成した。**

電極4及び陽極酸化膜5を覆うように層間絶段膜7を形 て引き出しむ極8を形成した。さらに、保護膜としてS 【0031】その後、図1 (e) に示すように、ゲート 成する。この奥施の形態では、殿厚400nm程度のS 次に、ゲート絶縁膜3及び層間絶縁膜7のソース領域6 及びドレイン領域 8 上の部分にコンタクトホールを形成 を完成する。この奥施の形態では、アルミニウムを用い して、コンタクト部をエッチングした後、ポリS1膜の 300℃で1時間のアニール処理により、ポリS1膜の し、層間絶縁膜7上に引き出し電極8を形成してTFT i Oj膜をTEOSガスを用いたプラズマCVD法ある いはAPCVD法により成職して層間絶縁膜7-とした。 i N膜またはSi01膜をブラズマCVD法により成膜 欠陥の低減のために、H1又はH1プラズマ雰囲気中、

[0032] 図2は、ポリS1膜の腹厚が50nmで平 均固組さ (Ra) = 10 nm時に研磨を行って、平均面 聞さ(R a)を低減させた時の平均面粗さ(R a)とT FTのS係数の関係を示す。

大概化を行う。

せるのに必要なドレイン配流を得るのに、小さなゲート が小さい値であることは、TFT特性が良好であること [0033] ここで、S保敷とは、TFTのドレイン転 流ーゲート粒圧特性において、ドレイン観流値を一桁上 げるために要するゲート電圧値の割合を扱している。よ って、このS係数の値が小さいことは、TFTを動作さ **略圧でよいことを扱している。したがって、このS係数** を扱している。例えば、TFTのオン塩圧が小さくでき ること、さらに電力変換損失が小さいため低消費電力化 ができること、またTFTの動作速度を高速化すること かできること毎に関係している。

る。平均面粗さ (Ra)とは、基準面(指定面の高さの 【0034】また、本発明において、ポリS1殿の要面 平均億となるフラット面)から指定面またの偏殻の絶対 凹凸の粗さは、平均面粗さ(Ra)によって定義され 菌を平均した値であり、数1で表される。

છ

F (X, Y) - Zo | dXdY

[0036] ににて、Sott 路棒団の回復、Zott 結棒団 の高さを扱す。なお、平均価組さ(R.8)は、原子阻力 Pに対して遺定された値であれば、サブnmオーダーま の硝さ、F(X,Y)は風像(X,Y)における指定回 道微鏡 (AFM) によって、10 mm口以下の過度エリ この当定価値性がある。

していることがわかる。このことから、ポリS1膜の扱 [0037] 図2によれば、ポリS1膜の表面凹凸を研 「ドガくん、SR数な向へなっている。 体に、中を固断 さ (Ra) が1nm以下において、S係数が若しく低減 **脅したTFTは、ポリS1膜の殺面凹凸の未研磨のTF** 面凹凸を研磨することにより、TFT特性を改善するこ 【0038】図3は、研密前のポリS1膜の膜厚か20 nm~100nm、平均固組み (Ra) か3nm~10 00nm、平均面組さ (Ra)を0.3nm程度にした nmの膜と、研磨後のポリS1膜の膜厚が20nm~1 特の関厚とTFTのS係数の関係を示す。図3によれ ば、ポリSI膜の膜厚が30nm~50nmのTFT は、SG数が大きく低減していることがわかる。

【0040】さらに、数面研酌後の数固凹凸の平均固相 SI膜の牧面研磨を行ったTFT特性は、ポリSI膜の 関厚を30nm~50nmにすることにより、優れた特 【0039】 いのようにしたワーザーアニール銜におり 性と髙原性を備えたTFTを得ることができる。

さ(Ra)は、1nm以下に平坦化されていることが好 ましく、このことにより、一面優れた特性と信頼性を備 たTFTを得ることができる。

[0041]

生基板上にアモルファスSI 殿を100mm以下に形成 wによって多結晶化してポリS 1 膜とする工程と、前記 ポリSI膜の扱面凹凸を研磨処理により低減する工程を に形成することで、レーザー結晶化の時の結晶粒の钼御 トロンの注入に対して強くなるため、リーク配流を低減 **ァネルとして用いる半導体数層の製造方法は、前配絡線** する工程と、前配アモルファスSI膜をレーザーアニー 猫えているので、アモルファスS1膜を100nm以下 がしやすく、おのに伊慰により平坦化したポリS 1 届を チャネルに用いることで、TFTのS係数を小さくする ことができ、優れたTFT特性を得ることができる。ま 5、ポリS1数回の平均化によりポリS1数面での転界 数中を低減することで、ゲート絶験殿へのホットエレク 、発明の効果】本発明の絶役性基板上にポリS1膜をチ **、 倍板性の優れたTFTを得ることができる。**

及びドレイン領域の低抵抗化が可能になり、膜厚を50 **れた結晶性を得ることができるので、ポリSI膜の膜厚** は、膜厚を30mm以上にすることにより、ソース領域 nm以下にすることにより、レーザーアニールによる極 は30nm~50nmにするのが好ましい。

【0043】また、前記表面凹凸を低減したポリS1膜 さらに、ゲート処田の印加の際に、ポリS1 接面での亀 は、投面凹凸の平均面相さ(Ra)を1nm以下にした ので、TFTのS係数を着しく低減することができる。

段を100mm以下に形成するので、レーザーアニール 均一に結晶化することができ、さらに、ポリSI膜の表 【0044】また、絶縁性基板上に、アモルファスSi **によって、 殿厚方向に対してもグレインサイズが大きく** 面を研磨処理により膜厚を30nm~50nmにし、妻 研磨処理後のポリS1 製画の結晶状態も研磨前と同様に グレインサイズが大きく均一で優れており、よって、T FTの移動度を大きくすることができ、TFT特性を良 Fにすることができる。さらにポリSi 製面が平坦化さ hているため、ポリSi装面での電界集中により発生す るホットエレクトロンのゲート絶縁限への注入を抑制す ト絶経膜の酎圧の低下を抑制し、啓頼性の高いTFTを ることができる。よって、リーク気流の伝滅およびゲー 面凹凸の平均面粗さ(Ra)を1mm以下にするので、 得ることができる。

が30nm~50nmで形成し、前記ポリS1限の殻面 凹凸の平均面組さ(R8)を1mm以下にし、前記ポリ S I 膜をチャネルとして半導体装置を構成したので、ポ いるため、衆子特性及び間頻性に優れた半導体装置を得 ることができる。さらに、この半導体被型を適用した液 **闯辺駆動回路を構成するTFTの高性能化及び高集**額化 を図ることができ、ドライバモノリシック型の液晶表示 リSI膜は、結晶状態に優れ、表面状態が平坦化されて **扇扱示装置においては、固索スイッチング特性の向上、 坂型においても商性能化することができる。** 図面の簡単な説明

【図1】本発明の実施の形態に係るチャネルポリS 1 膜

B面研磨前後のTFT特性におけるS係数の表面凹凸依

存性を要す説明図である。


=

[0042]また、前配扱岡凹凸を低減したポリS1膜


ソース領域及びドフィン破域 2 ゲート鉛線膜 引き出し転極 四四節後段與 ソート観極 易極酸化膜 【図3】本発明の実施の形態及び比較例により作製した 表面研磨前後のS係数の膜厚依存性を殺す説明図であ 研磨処理後のポリSi膜 ポリS1頭 的像性基板 [符号の説明]

 \equiv

[⊠ 1]



(⊠2)



界集中を抑制し、ゲート絶縁限へのホットエレクトロン の注入を抑制する効果が大きい。よって、TFTのON **配圧を小さくでき、TFTのリークを防止することがで**

[0045]また、絶縁性基板上に、ポリS1膜を膜厚

【図2】本発明の実施の形態及び比較例により作製した 及びTFTの製造方法を示す工程断面図である。

特朗平川-201129

